

선행연구

① 선행 System Architecture



**Beyond Boundaries
Toward Innovation**

선행 System Architecture

#분당 #Expert



아래 소개된 Role 中 1개 이상 관련 경험 및 역량을 보유한 분은 지원 가능합니다. (①Data Center Architecture , ②xPU/SoC Architecture , ③Memory Subsystem Architecture)

우리 조직을 소개합니다

SK하이닉스의 시스템 선행 연구 조직으로 메모리 중심의 차세대 시스템 아키텍처를 연구하고 있습니다. Processing-In/-Near Memory(PIM/PNM), Disaggregated Memory, Custom HBM 등 차세대 솔루션 및 관련 시스템 아키텍처를 연구하며, 다양한 고객 및 파트너와의 협력을 통해 미래의 비즈니스 기회를 모색합니다.

선발하고자 하는 직무는 이런 일을 합니다

메모리 중심의 차세대 AI 솔루션을 제시하기 위해 아래의 시스템 계층에 대한 자체 & 대내외 공동 연구를 수행하며, 그 결과를 바탕으로 시스템 수준에서의 가치를 정량화하여 제시합니다.

【 Data Center Architecture (AI 연산 클러스터 단위) 】

- 메모리/스토리지 서버 아키텍처 연구
- 고성능 인터커넥트에 대한 시스템 수준 최적화 연구
- 자사의 차세대 메모리/스토리지 솔루션이 탑재될 확장성 있는 AI DC 인프라 아키텍처의 설계 연구

【 xPU/SoC Architecture (차세대 AI 반도체 아키텍처) 】

- 차세대 메모리를 고려한 AI 연산 유닛 및 SoC 아키텍처 최적화 연구
- 2.5D/3D/3.5D 기반의 차세대 AI 반도체 아키텍처 설계 연구
- 메모리에서 직접 연산을 수행하는 차세대 AI 반도체 연구

【 Memory Subsystem Architecture (메모리 서브시스템) 】

- 차세대 메모리/스토리지 솔루션 및 컨트롤러 아키텍처 설계 연구
- 차세대 메모리 솔루션을 고려한 메모리 서브시스템 아키텍처 설계 연구
- 해당 솔루션을 활용하는 시스템의 HW-SW 수직 최적화 연구

선행 System Architecture

#분당 #Expert



이런 분과 함께 하고 싶어요

EECS 계열 석사 이상 전공자인 분으로, 아래 중 하나 이상의 분야에 대한 전문성이 있으며, 박사 졸업 혹은 5년 이상의 업계 경력을 갖고 계신 분

- 컴퓨터 아키텍처에 대한 석사 수준 이상의 전문 지식
- AI/HPC/클라우드 데이터센터 인프라 R&D 경력
- GPU, AI 가속기 등 xPU의 SoC 아키텍처 R&D 경력
- 메모리 서브시스템(메모리 컨트롤러, on-chip 인터커넥트) R&D 경력
- 시스템 수준 응용/워크로드 분석 및 모델링/시뮬레이션 역량
- LLM에 대한 HW-SW co-design 및 수직 최적화 R&D 경력
- UCIe, CXL, UALink, NVLink, 이더넷 등 시스템 인터커넥트 전문 지식

이런 경험이 있다면 더 환영합니다

- 해외 연구진들과의 실무 협력 경험, Top-Tier 국제 논문 작성 경험

R&D

- ① Photo공정
- ② 소자 - ESD
- ③ 소자 - TCAD



**Beyond Boundaries
Toward Innovation**

Photo공정

#이천 #Expert

우리 조직을 소개합니다

2D Device의 한계를 넘어 Memory 기술을 선도하기 위해 3D NAND, VG DRAM, 3D DRAM의 다양한 Architecture 구현이 가능한 Wafer Bonding 공정을 개발합니다. Photo 공정과의 융합으로 Bonding Induced Overlay 제어, Post Bonding Overlay 기술을 선도합니다.

선발하고자 하는 직무는 이런 일을 합니다

- NAND, DRAM의 Hybrid Bonding, Fusion Bonding 공정 개발
- Pattern Density, Film 기인 Warpage 극복 가능한 Bonding 공정 개발
- Bonding의 Mechanical Stress 해석 및 Bonding Overlay 한계 극복
- Post Bonding Overlay 개선 향 Bonder & Post Litho Control 공정 개발
- 공정 Data 기반 분석 및 공정 제어 전략 수립 (Metrology & Feedback)

이런 분과 함께 하고 싶어요

- 아래 중 하나 이상의 전문 역량을 보유한 분
- NAND, DRAM Wafer Bonding 공정 개발 및 최적화 경험을 보유하신 분
 - 차세대 NAND, DRAM Memory 소자 구조 및 단위 공정 Integration 이해도가 있으신 분
 - Bonding Mechanism 이해를 가지고 Bonder 장비의 개발, 관리, Application 경력 경험
 - 복잡한 기술적 난제를 자기 주도적으로 분석하고 구조적인 해결책을 도출할 수 있는 역량

이런 경험이 있다면 더 환영합니다

- NAND, DRAM Wafer Bonding 공정 개발 및 실무, Device 개발 경험
- Wafer Bonder 제작사의 장비 개발, Application 경험 및 기술 협력 프로젝트 경험

소자-ESD

#경력 #이천 #Junior & Expert



소자 지원자는 지원서에서 반드시 세부 직무를 선택 해주세요

우리 조직을 소개합니다

SK 하이닉스의 ESD 보호 소자 & 설계 개발을 담당하는 조직입니다.

고 성능 ESD 보호 소자와 정합성 있는 ESD Model을 개발하여
DRAM(HBM)/NAND/SOC 제품에 Design Input하고 ESD 보호 회로 설계 진행 후
ESD 특성 및 Design Rule 검증을 통해 불량 Zero 달성을 목표로 업무를 진행하고
있습니다.

선발하고자 하는 직무는 이런 일을 합니다

DRAM/NAND/SOC 제품의 ESD 보호 소자 특성 개선, ESD 정합성 개선, ESD 보호
회로 배치 최적화, ESD 검증 고도화, ESD 불량 분석의 업무를 진행합니다.

이런 분과 함께 하고 싶어요

반도체/전자/전기/물리 등 공학 계열 전문 지식 및 아래 모든 조건을 만족해야 합니다.

- ESD 소자 개발 및 D/R 제작 역량
- On Chip ESD 보호 회로 설계 역량
- ESD Simulation 및 검증 Tool(Spice, TCAD, PERC등) 사용 경험
- ESD 개발 경력 3년 이상

이런 경험이 있다면 더 환영합니다

FinFET 공정 ESD 소자 & 제품 개발 경험, PERC Coding 경험

소자-TCAD

#경력 #이천 #Junior & Expert



소자 지원자는 지원서에서 반드시 세부 직무를 선택 해주세요

우리 조직을 소개합니다

SK 하이닉스 TCAD (Technology CAD)의 선행/기반 기술 연구를 담당하고 있는 조직입니다. 원자 단위의 Material Simulation을 통해 TCAD 기반 기술을 제공하고, TCAD와 AI를 융합한 Physics AI를 통해 SK 하이닉스의 AI 기반 Virtual R&D를 추진합니다.

선발하고자 하는 직무는 이런 일을 합니다

- 1) Material Simulation (DFT/MD/KMC)을 활용하여 Material Screening, Material 물성 분석, Material 분석 기반 소자/공정 최적화 및 개선안 확보 업무를 진행합니다.
- 2) Physics AI를 활용하여 TCAD Simulation 시간을 단축하고, 정합성을 개선하여 소자/공정 최적화 및 개선안 확보 업무를 진행합니다.

이런 분과 함께 하고 싶어요

반도체/전자/전기/물리/수학/기계 등 이공학 계열 전문 지식을 보유 했으며
아래 5가지 중 두 가지 이상 2년 이상의 경험과 역량이 있으신 분

- 1) DFT/MD/MC/FEM/FVM 방법론에 대한 이해와 사용 경험
- 2) Material Simulation 기반 반도체 소재/공정/소자 분석 경험
- 3) 유동/플라즈마/구조/Device Simulation 기반 반도체 공정/소자 분석 경험
- 4) AI 모델 개발 경험
- 5) Python, C/C++ 등 프로그래밍/스크립트 역량 보유

이런 경험이 있다면 더 환영합니다

- 1) MLIP (Machine Learning based Interaction Potential)이해 및 관련 Tool 사용 경험
- 2) NEGF(Non-Equilibrium Green Function) 이해 및 관련 Tool 사용 경험
- 3) PINN(Physics Informed Neural Network), Neural Operator등을 활용하여 Physics AI 개발 경험

HBM&DRAM 개발



- ① 회로설계(HBM)
- ② HBM Digital Design (Front-end)
- ③ HBM Digital Design (Back-end)
- ④ HBM Digital Design (RTL Design)
- ⑤ HBM Digital Design (SoC Design)
- ⑥ HBM Digital Design (검증)
- ⑦ HBM Foundry PI
- ⑧ 회로설계
- ⑨ Interface 설계
- ⑩ Analog Design
- ⑪ 배치설계
- ⑫ 설계검증
- ⑬ SI/PI



**Beyond Boundaries
Toward Innovation**

회로설계(HBM)

#이천 #Junior & Expert



우리 조직을 소개합니다

우리 조직은 SK Hynix의 HBM 경쟁력 강화를 선도하는 핵심 조직으로, HBM 제품을 설계/분석하고 적기에 개발하여 고객 가치를 극대화하는 역할을 맡고 있습니다.

세계 최고의 AI 고객사들과 협력하며 HBM 기술을 선도하고 있으며, 혁신적인 회로 설계 기술과 체계적인 분석 역량을 기반으로 글로벌 1위 경쟁력을 만들고 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

- DRAM 또는 HBM 제품의 내/외부 요구 사양에 부합하는 회로를 설계
- DRAM 또는 HBM 개발 단계에서 양산을 위한 설계 품질 및 수율 개선 활동 진행
- Wafer, KGSD(Known good stack die) 및 실장 단계의 특성 분석과 제품 Spec. 만족 여부를 검토
- 제품 개발 단계 및 고객 system에서 고객이 만족할 수 있도록 성능을 높이고, 안정적으로 동작하도록 만드는 업무를

이런 분과 함께 하고 싶어요

반도체/ 전자/ 전기/ 물리/컴퓨터 등 공학 계열 전문 지식을 보유하신 분
아래 역량 및 경험 관련 4년 이상 경력 보유자

- 1) DRAM 또는 HBM Architecture 검토 및 설계 경험
- 2) Full Custom + Digital Co-Design 설계 및 PDN 해석 경험
- 3) Full Custom based Logic Foundry 설계 경험
- 4) DRAM 또는 HBM 제품 불량 분석을 위한 다양한 Tool 및 장비 이해 경험

이런 경험이 있다면 더 환영합니다

- 1) DRAM 또는 HBM 설계 관련 제품 개발 및 분석 경험이 많은 분
- 2) HBM 제품 실장 system 분석 경험을 갖고 있는 분
- 3) Python, Spotfire, Verilog 및 Circuit Simulator(Hspice, Csim, PrimeSim, Spectre, etc.) 를 능숙하게 활용할 수 있는 분

HBM Digital Design (Front-end)

#이천 #Expert



우리 조직을 소개합니다

우리 조직은 SK Hynix의 HBM Digital Implementation을 담당하는 조직입니다. 최신 공정 EDA 툴을 활용해서 Digital Front-end, Back-end 전반을 담당하며, 효율적인 개발 프로세스를 구축해 차세대 HBM 경쟁력을 확보하고 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

Digital Implementation (Front-end)

- Digital block에 대한 DFT Architecture 구현 및 합성, STA 등의 Implementation flow 전반에 걸친 업무를 진행하고 있습니다. HDPF 구조를 기반으로 PCIe, UCIe 등 Interface IP 개발 및 다양한 형태의 Digital Design에 대한 Implementation을 진행하고 있으며 첨단 공정과 최신 EDA Tool을 기반으로 PPAT(Performance, Power, Area, TAT) 측면에서 최적화된 경쟁력 있는 고객 맞춤형 HBM을 개발하고 있습니다.

이런 분과 함께 하고 싶어요

반도체/ 전자/ 전기/ 물리/컴퓨터 등 공학 계열 전문 지식을 보유하신 분

아래 역량 및 경험 관련 5년 이상 경력 보유자

- 1) 5nm 이하 공정의 PPAT 개선을 통한 Implementation 경험
- 2) HPDF Design Top 및 Block Implementation flow 경험
- 3) 합성, STA, DFT 등의 구현에 필요한 EDA Tool 경험
- 4) DFT 구현 및 검증 (MBIST, Tessent SSH/SSN, TestMAX 등)
- 5) Tcl/ Python Script를 통한 디자인 분석 및 환경 개선 경험

이런 경험이 있다면 더 환영합니다

- TSMC 3nm 과제 Implementation 경험
- HPDF Top Project Management
- Tessent SSH/SSN 기반 DFT 구현 및 검증
- HBM IP (HBM PHY, TSV PHY, 3D PHY) 과제 경험
- 해외 고객 Interface 및 협업 경험

HBM Digital Design (Back-end)

#이천 #Expert



우리 조직을 소개합니다

우리 조직은 SK Hynix의 HBM Digital Implementation을 담당하는 조직입니다. 최신 공정 EDA툴을 활용해서 Digital Front-end, Back-end 전반을 담당하며, 효율적인 개발 프로세스를 구축해 차세대 HBM 경쟁력을 확보하고 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

Digital Implementation (Back-end)

- HBM Logic-die 내 Digital 블록의 Digital Auto Place & Route(P&R) 업무를 담당하고 있습니다. Std. HBM/Custom HBM 등 다양한 HBM 제품을 모두 개발하고 있으며, 다양한 형태의 HBM Digital Implementation을 진행하고 있습니다. 고객의 요구에 맞춰 PCIe, UCIe, CXL 등 Interface IP의 Implementation도 수행하고 있으며, DTCO 분야도 담당하면서 공정 개선 및 최적화 활동 뿐만 아니라 최신 공정 선행 연구를 하면서 PPAT 측면에서 경쟁력 있는 고객맞춤형 HBM을 개발하고 있습니다.

이런 분과 함께 하고 싶어요

반도체/ 전자/ 전기/ 물리/컴퓨터 등 공학 계열 전문 지식을 보유하신 분
아래 역량 및 경험 관련 5년 이상 경력 보유자

- 1) HPDF(Tiled) Top Design 경험 또는 프로젝트 운영 경험
- 2) Top Bus/ Async Bridge Implementation 개발 경험
- 3) 2GHz 이상의 High Speed Digital Design 개발 경험
- 4) Analog/Digital Mixed Design 개발 및 Digital IP 전환 경험
- 5) 5nm 이하 선단 공정의 디자인 최적화를 위한 PPAT 개선 경험
- 6) Tcl/ Python Script를 통한 디자인 분석 및 환경 개선 경험
- 7) EDA Tool 을 이용한 BE(FC/Innovus) /PDN(RHSC/Voltus) 관련 최신 기술 적용 및 환경 운용 경험

이런 경험이 있다면 더 환영합니다

- HBM IP (HBM PHY, TSV PHY, 3D PHY) 과제 경험
- 3nm 이하 Nanosheet Technology 개발 경험
- CPU/GPU/NPU Implementation 개발 경험
- 해외 고객 Interface 및 협업 경험



HBM Digital Design (RTL Design)

#이천 #Expert

우리 조직을 소개합니다

우리 조직은 SK Hynix의 HBM 기술 경쟁력과 글로벌 1위 시장 지위를 견인하는 핵심 조직으로, HBM Base Die 디지털 설계를 담당하고 있습니다.

초고속 인터페이스, 저전력 설계, 고신뢰성 로직 등 HBM의 성능을 결정짓는 디지털 설계를 주도하며 글로벌 AI 선도 기업들과 함께 차세대 메모리 기술을 실현하고 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

- 고객 요구 사항에 대해서 구체화를 진행하고, 고객과의 소통을 통해서 해당 내용의 상세 스펙을 작성합니다. 이를 바탕으로 유관 부서와 소통하여 구현할 IP를 동작을 정의하고 RTL 기반의 설계를 진행합니다.
- Digital IP 구현을 위한 요구 조건을 검토하고 PPA 평가를 통해 Architecture를 결정합니다. 해당 IP는 RTL로 설계하고 검증하며, Physical Design을 위한 Guide를 작성합니다.
- "설계 및 검증" 업무에는 Logic/Macro Floorplan, Logical Integration, Function 검증, Physical Design Follow-up, Wafer Test Flow 정의, Silicon Chip의 검증 및 이슈 분석이 포함됩니다.

이런 분과 함께 하고 싶어요

반도체/ 전자/ 전기/ 물리/컴퓨터 등 공학 계열 전문 지식을 보유하신 분

아래 역량 및 경험 관련 4년 이상 경력 보유자

- High Speed Digital PHY 및 High Speed IP 설계 및 분석 역량
- DRAM Memory Controller 설계 및 분석 역량
- DRAM DFT/DFD 관련 설계 및 분석 역량

이런 경험이 있다면 더 환영합니다

- Interface/Memory PHY 및 Analog IP를 포함한 Digital 설계 리딩
- PHY/TSV Bit Macro 및 TSV PHY Hard Marco 설계, 3D PHY 설계 경험
- Full-Custom + Digital Design의 Mixed Design 개발

HBM Digital Design (SoC Design)

#이천 #Expert



우리 조직을 소개합니다

SK하이닉스의 Custom HBM Base-Die Architecture를 연구하고 이를 바탕으로 Full-Chip Design을 수행합니다. CHBM에 탑재되는 주요 IP로는 Host, Chiplet Interface IP 와 DRAM Controller/PHY IP 및 여러 Logic, Analog IP가 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

- H/W Description Language(Verilog, VHDL) 기반 Digital Logic IP/SOC 개발
- In-house & 3rd Party IP, Subsystem 바탕으로 Fullchip Design
- Chiplet 바탕으로 Physical을 고려한 Subsystem 및 Full-Chip Design(Package - bump, probe-pad 등, Synthesis)
- Chiplet Interface PHY/Link/Protocol IP Integration 및 검증(UCle, OpenHBI, BoW 등)
- Off-chip Interface PHY/Link/Transaction IP Integration 및 검증 (PCIe, CXL, USB, MIPI 등)
- DRAM Controller/PHY IP Integration 및 검증 (LPDDR, DDR, GDDR, HBM)
- RAS 요구사항 분석 및 정책, Hardware IP 혹은 Firmware 개발 및 검증
- SoC & Digital Logic Verification 환경 및 Verification IP 개발 및 검증
- Fullchip, Subsystem, IP 구동/검증 Test Firmware (ARM, RISC-V 등) 개발
- Silicon Chip Level Verification, Validation
- Subsystem 및 FullChip Architecture (Power/Debug/Security/DFT)

이런 분과 함께 하고 싶어요

반도체/ 전자/ 전기/ 물리/컴퓨터 등 공학 계열 전문 지식을 보유하신 분

아래 역량 및 경험 관련 4년 이상 경력 보유자

- 1) HDL 기반 Digital Logic IP 혹은 Fullchip 설계 및 검증
- 2) IP/System의 Modeling을 통한 Performance, Power & Area Estimation
- 3) Off-chip / Chiplet Interface PHY/Link Layer 설계, IP Integration 및 검증/평가
- 4) Media Controller (NAND, DRAM) 설계 혹은 IP Integration 및 검증/평가
- 5) SoC 해킹 방지 Security 시나리오(Secure Boot, Trust Zone, Attack Detect)구현
- 6) Memory 및 System Level RAS 정책 수립 및 설계/검증/평가
- 7) System-level Clock/Reset & Power Control Logic 설계 및 평가
- 8) SoC내 Analog IP Integration 및 DFT Logic 설계
- 9) Fullchip 요구 사항 및 IP/Subsystem 사양을 기반으로 On-Chip Interconnector (AMBA Bus, NoC 등) 설계
- 10) Subsystem 및 FullChip Architecture 설계

HBM Digital Design (검증)

#이천 #Junior & Expert



우리 조직을 소개합니다

SK hynix HBM의 초격차 경쟁력 확보를 위해 Analog-Digital Mixed IP, Digital IP 및 Subsystem/Top Level 검증 업무를 맡고 있는 조직입니다.

HBM 제품 개발 과정에서 설계 무결성 확보를 목표로 설계 검증 전반을 담당하며 이를 위한 검증 시스템 및 환경 구축, 검증 모델 개발 등의 업무를 수행합니다.

선발하고자 하는 직무는 이런 일을 합니다

HBM Digital Design 검증 업무

- 1) HBM 내 In-house, 3rd Party Digital IP 및 Mixed 설계를 검증 합니다
- 2) 검증을 위한 In-house VIP 개발 및 3rd Parity VIP 도입 및 활용과 함께
- 3) UVM 기반의 검증 환경 구성 및 Test Case 개발을 하고 있어요
- 4) Regression Test 통한 Code/Func. Coverage Closure 합니다

이런 분과 함께 하고 싶어요

반도체/ 전자/ 전기/ 물리/컴퓨터 등 공학 계열 전문 지식을 보유하신 분
아래 역량 및 경험 관련 4년 이상 경력 보유자

- 1) SystemVerilog/UVM VIP, Testbench 및 Test Case 개발 역량
- 2) Digital IP Spec 기반으로 검증 계획 수립 및 검증 프로세스 이해 역량
- 3) 신규 Protocol 또는 Custom IP에 대한 UVM Agent 설계/구현 역량
- 4) Code/Functional Coverage Closure

이런 경험이 있다면 더 환영합니다

- 1) Spec 기반 Custom UVM Agent A-to-Z 개발 경험
- 2) HBM, DDR/LPDDR Memory 검증
- 3) Full-Chip Mixed-Level Design (Schematic & RTL) 검증

HBM Foundry PI

#경력 #이천 #Expert



우리 조직을 소개합니다

우리 조직은 SK Hynix의 HBM 기술 경쟁력과 글로벌 1위 시장 지위를 견인하는 핵심 조직입니다.

HBM선행 제품을 위한 요소 기술을 개발하고, 글로벌 Foundry업체와 긴밀한 협업을 통해 HBM 적용 기술을 선도하고 있습니다. 또한, 다양한 형태의 HBM (Customized HBM) 개발을 위해 Design House와 협력하여 외주 생산 전반에 대한 기술적 Interface 역할을 수행하여, 차세대 HBM기술을 실현해 나가고 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

- (1) HBM Logic Die 개발을 위한 Foundry-Design-PKG연계 DFM (DFM(Design for Manufacturability) Co-Optimization 수행
- (2) Foundry PDK(Process Design Kit) 분석 및 Design Rule/Model 개선을 통한 Logic Die 특성 최적화
- (3) Foundry 업체와 기술 협업을 통한 PDK 개선사항 도출 및 기술 점검 회의 운영

이런 분과 함께 하고 싶어요

반도체/전자/전기/물리 등 공학 계열 전문 지식을 보유 하신 분

아래 역량 중 하나 이상을 보유하고 있으며, 경력 5년 이상 이신 분

- (1) Foundry 공정 또는 Fabless 환경에서 PDK/DFM/Design Rule 관련 실무 경험 보유자
- (2) Calibre, Pegasus, ICV등 DRC/DRM Tool 활용 경험 보유자
- (3) Foundry Design/배치 역량 보유자

이런 경험이 있다면 더 환영합니다

- (1) Advanced Node (5nm 이하) 또는 EUV 공정 경험 보유자
- (2) HBM, Chiplet, 2.5D/3D등 Advanced Packaging 연계 DRM 경험 보유자
- (3) Foundry 업체 근무 경력자 중 TD(Technology Development) 또는 PI(Process Integration) 경험자
- (4) 글로벌 협업이 가능한 우수한 외국어(영어) 커뮤니케이션 역량 보유자

회로설계

#이천 #Junior & Expert



우리 조직을 소개합니다

우리 조직은 SK Hynix의 DRAM 경쟁력 강화를 선도하는 핵심 조직으로, DRAM 제품을 설계/분석하고 적기에 개발하여 고객 가치를 극대화하는 역할을 맡고 있습니다.

세계 최고의 Computing, Mobile, Graphics 및 AI 고객사 등과 협력하며 DRAM 기술을 선도하고 있으며, 혁신적인 회로 설계 기술과 체계적인 분석 역량을 기반으로 글로벌 1위 경쟁력을 만들어가고 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

- 1) DRAM 제품의 내/외부 요구 사양에 부합하는 회로를 설계해요
- 2) DRAM 제품 개발 단계에서 양산을 위한 설계 품질 및 수율 개선 활동을 진행해요
- 3) Wafer, KGSD(Known Good Stack Die) 및 실장 단계의 특성 분석과 제품 Spec. 만족 여부를 검토 해요
- 4) 제품 개발 단계 및 고객 System에서 고객이 만족할 수 있도록 성능을 높이고, 안정적으로 동작하도록 만드는 업무를 해요

이런 분과 함께 하고 싶어요

반도체/ 전자/ 전기/ 물리/컴퓨터 등 공학 계열 전문 지식을 보유한 분

아래 역량을 보유 하고 있으며, 경력 4년 이상 보유자(석/박사 학위 수학 기간 인정)

- 1) DRAM Spec, Architecture 검토 및 설계 경험
- 2) DRAM 제품의 내/외부 요구 사양에 부합하는 회로 설계
- 3) PKG/실장 Level / Wafer Level 설계 분석을 통한 DRAM Spec. 만족 여부 평가
- 4) DRAM 제품 불량 분석을 위한 다양한 Tool 및 장비 이해 경험

이런 경험이 있다면 더 환영합니다

- 1) DRAM 설계 관련 제품 개발 및 분석 경험이 많은 분
- 2) DRAM 제품 실장 System 분석 경험을 갖고 있는 분
- 3) Python, Spotfire, Verilog 및 Circuit Simulator(Hspice, Csim, PrimeSim, Spectre, etc.) 를 능숙하게 활용할 수 있는 분

Interface 설계

#이천 #Junior & Expert



우리 조직을 소개합니다

우리 조직은 SK Hynix의 DRAM Speed 경쟁력 강화를 선도하는 핵심 조직으로, HBM을 포함한 DRAM 전 제품 군의 Interface 회로를 설계하며, 고객 가치를 극대화 하는 역할을 맡고 있습니다. 세계 최고의 AI 고객사들과 협력하여 High Speed Interface 기술을 선도하고 있으며 혁신적인 회로 설계 기술과 체계적인 분석 역량을 기반으로 글로벌 1등 경쟁력을 만들어가고 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

- 1) DRAM 전 제품 군의 Interface 회로를 설계합니다.
- 2) Interface 관련 Spec. 제정 관련 업무 및 관련 고객 대응 업무를 진행합니다.
- 3) AI 관련 Customized DRAM의 Architecture 및 Interface 회로를 설계합니다.
- 4) WT/PKT/실장 등 설계 회로에 대한 분석을 설계 관점에서 진행합니다.
- 5) Memory 관련 미래 High Speed Interface 설계 기술을 개발합니다.

이런 분과 함께 하고 싶어요

반도체/전자 등 공학 계열 전문 지식을 보유한 분

아래 역량을 보유하고 있으며, 경력 4년 이상 보유자(석/박사 학위 수학 기간 인정)

- 1) Serial Interface 혹은 DRAM/HBM Interface 설계 경험
- 2) DRAM Interface 또는 PHY의 Architecture 검토 및 설계 경험
- 3) FinFET 등 Logic Foundry 설계 경험
- 4) PAM3/4, UCIe 등 다양한 Signaling과 Interface Spec. 설계 경험

이런 경험이 있다면 더 환영합니다

- 1) DRAM 설계 관련 제품 개발 및 분석 경험이 많은 분
- 2) DRAM의 Interface 이외 영역에 대한 설계 경험 많은 분
- 3) Full Custom 설계 이외에 Verilog등 Digital 설계 경험 있는 분
- 4) Python, Spotfire 등 Script, Data 시각화 능력 높은 분

Analog Design

#이천 #Junior & Expert



우리 조직을 소개합니다

우리 조직은 SK하이닉스의 DRAM 전 제품 군의 전원 회로 설계를 담당하는 조직입니다. 최첨단 DRAM 및 로직 공정에 적합한 기준 전압기, Charge-pump, Low Dropout Regulator 등의 전원 회로와 최신 EDA툴을 활용한 Power Domain Network 관련 예측 및 분석을 담당하고 있으며, 차세대 제품의 안정적인 경쟁력을 확보하는 역할을 하고 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

- 1) 설계 초기의 전원회로 배치에 따른 영향성을 선 검토하고, 실제 설계 단계에서 단위 블록과 상위 블록의 설계 및 검증을 합니다. 제품에 따라 DRAM 공정 또는 LOGIC Foundry 공정의 모델을 사용하여 설계를 하고, 물리적 설계(Physical Design) 후 이를 반영한 Post Simulation을 진행하여 전체적인 특성 확인 및 이상 유무 확인을 담당합니다.
- 2) 최신 공정 과 다양한 전압에서 최적으로 동작할 수 있는 전원 회로 개선 및 신규 개발을 같이 담당합니다.
- 3) EDA Tool을 활용해서 칩 내부의 PDN 연관 특성 및 IR-Drop을 검토합니다.
- 4) Wafer 나 Package 제품 상태에서의 전원 관련 불량 분석을 병행함으로써 양산에서 발생하는 문제에 대한 대응을 하여 문제없이 제조될 수 있도록 개발하는 역할을 하고 있습니다.

이런 분과 함께 하고 싶어요

반도체/전자 등 공학 계열 전문 지식을 보유한 분 아래 역량 중 3개 이상을 보유하고 있으며, 경력 4년 이상 보유자(석/박사 학위 수학 기간 인정)

- 1) Spice 계열 Tool 사용한 Analog Circuit 설계 역량
- 2) Logic Technology Analog Circuit 설계 역량
- 3) Analog & Digital Mixed Power Verification 역량
- 4) DRAM (LP)DDR4/5/6, HBM 전원 및 Analog Circuit 개발 경험
- 5) PMIC 설계 경험

이런 경험이 있다면 더 환영합니다

- 1) 12~3nm 선단공정 Technology 개발 경험
- 2) PMIC 개발 경험
- 3) DRAM 전원 개발 경험

배치설계

#이천 #Junior & Expert



우리 조직을 소개합니다

우리 조직은 SK Hynix DRAM 공정 및 Foundry PDK 기반의 범용 DRAM과 HBM 제품 배치설계를 전담하고 있습니다.

주요 업무는 DRAM Sense Amp, SWE, X-DEC/Y-DEC 등 핵심 Core IP 개발을 포함하여, Standard Cell Base Auto Placement & Routing Design Flow를 통합 Chip DB 조립까지 폭넓게 수행합니다.

DRAM/HBM 제품의 성능/신뢰성 확보와 설계 자동화 기반의 차세대 개발 환경 구축까지 아우르는 역할을 담당하며, SK Hynix의 경쟁력 있는 반도체 제품 개발을 뒷받침하고 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

- 1) PDK 및 상용 EDA Tool 기반 Full Custom Design 및 Auto P&R 등 고유 Layout 업무 뿐 아니라 Schematic 기반 회로 정합성 검증 업무 및 Layout DB의 완결성을 검증 하는 업무(Physical Verification), 각종 DRAM 향 고유 Analog IP 개발 (Gen, Rx/Tx, Coding 기반 자동화 업무)
- 2) 하이닉스 DRAM 고유의 Design Flow 구축 업무 및 횡 전개로 제품별 Tape Out을 위한 다양한 Sign-off 체계 구축 및 검증 업무 수행
- 3) In House Solution 개발 업무(DRAM 최적화 Auto Placement 및 Routing 기술)
- 4) 특히 HBM 제품 등 Full Stack Memory Design에 필요한 UTV, Interposer DB 확보 및 관련 Stack PDN(EM/IR) 검증 방법론 개발과 Sign-Off 수행

이런 분과 함께 하고 싶어요

반도체/전자/전기/물리 등 공학 계열 전문 지식을 보유한 분
아래 역량 중 하나 이상의 역량이 있으며, 경력 2년 이상 이신 분

- 1) Full Custom Base Memory Layout 경험
- 2) 설계 EDA Tool 역량 (LVS, DRC, StarRC, PDN, Schematic & Layout Editor)
- 3) 선단 공정 기반 설계 경험 (특히 Foundry 12nm이하 개발 경험)
- 4) Python, Tcl, Skill 등 Coding 우수 역량
- 5) RTL기반 Back-End Implementation 유경험자

이런 경험이 있다면 더 환영합니다

선단 공정 기반 DRAM/HBM 설계 업무 경험

설계검증

#이천 #Junior & Expert



우리 조직을 소개합니다

우리 조직은 SK Hynix DRAM설계의 핵심 축인 회로 설계, 배치 설계, 설계 검증 중 설계 검증(Design Verification)을 담당하고 있으며, 제품의 완성도와 개발 효율, 품질을 책임지고 향상시키는 역할을 수행합니다.

우리는 Computing, Mobile, Graphics, HBM 등 전 제품 군을 아우르며, Logic/Timing/Quality 검증을 위한 고유 기술 개발을 주도하고 있습니다.

또한 Digital Transformation을 통한 설계 자동화 및 AI 적용에 앞장서며 차세대 검증 환경을 만들어가고 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

DRAM 설계 검증

- 1) 모든 DRAM 제품의 설계 검증을 담당
- 2) 평가 및 판정 기준을 규정하고, 설계 DB의 Sign-off를 실행하는 업무
- 3) 검증 체계 고도화 및 미래 검증을 위한 체계 준비
- 4) 새롭고 혁신적인 차세대 검증 기술 연구

이런 분과 함께 하고 싶어요

제품 개발 시 H/W 와 S/W 개발 역량 밸런스가 있으신 분
반도체/전자/전기/컴퓨터공학/Data 등 공학 계열 전문 지식을 보유 중으로,
아래 역량 중 하나 이상의 역량이 있으며, 경력 2년 이상 보유자

- 1) DRAM Custom 회로 설계 또는 설계 검증
- 2) Analog & Digital Mixed Simulation 및 설계 검증
- 3) System Verilog Tool 활용
- 4) Static Timing Analysis 검증

이런 경험이 있다면 더 환영합니다

- 1) 자동화를 기반으로 회로 설계나 검증의 업무 효율화 경험
- 2) EDA Tool 뿐만 아니라 In-house Tool 개발 경험
- 3) 다양한 Path의 DRAM 회로 설계 경험



우리 조직을 소개합니다

SK하이닉스의 DRAM/HBM 전 제품의 SI/PI/EMC 설계 및 검증을 담당하는 조직입니다.
(SI: Signal Integrity, PI: Power Integrity, EMC: Electromagnetic Compatibility)
신호 무결성 확보를 위해 On-/Off-chip Channel과 PDN (Power Distribution Network) 영향을 예측·분석하고, 이로 인해 발생할 수 있는 EMC 문제를 사전에 검토하여 제품의 성능과 품질에 기여합니다.

선발하고자 하는 직무는 이런 일을 합니다

- SI/PI 설계 및 분석: High-speed 메모리 인터페이스의 SI/PI 설계 및 분석 수행
- 시스템 레벨 분석: Chip-Package-Board 통합 모델을 통한 시스템 단위 SI/PI 안정성 검증 수행
- 3D 전자기장 해석: 2.5D/3D 패키징 (TSV, Interposer 등) 및 고속 전송 경로에 대한 3D 전자기장 해석 및 구조 최적화 수행
- SI/PI/EMC 관련 이슈 원인 분석 및 개선 방안 수립

이런 분과 함께 하고 싶어요

SI/PI 관련 전공 석/박사 학위 보유 또는 관련 업무 경험 4년 이상이면서,
아래 역량 중 3개 이상 해당하시는 분

- On-/Off-chip PDN (Power Distribution Network) 설계 및 해석 역량 보유
- 고속 인터페이스 및 On-chip/Off-chip Channel 해석 역량 보유
- 회로 및 전자기장 기반 시뮬레이션/분석 수행 가능
- SI/PI 관련 EDA Tool 활용 숙련자 (HFSS, SIwave, ADS, Sigrity 등)
- Interposer/PCB Design 검토 역량 보유 (cadence Allegro X APD, PCB editor 등)

이런 경험이 있다면 더 환영합니다

- 메모리 반도체 SI/PI 설계 및 분석 경험 보유
- 2.5D/3D 패키징 (TSV, Interposer), HDI (High-density Interconnect) PCB 기반의 SI/PI 설계 및 분석 경험 보유
- Python, MATLAB 등을 활용한 AI 활용 및 분석 자동화 역량 보유
- 영어 기술 커뮤니케이션 역량 우수 (글로벌 고객과의 기술 협의 및 소통)

NAND 개발

- ① Interface/Datapath 설계
- ② Analog 설계
- ③ Layout 설계
- ④ Logic 설계



**Beyond Boundaries
Toward Innovation**

NAND설계-Interface/Datapath

#이천 #Junior & Expert



NAND설계 지원자는 지원서에서 반드시 세부 직무를 선택 해주세요

우리 조직을 소개합니다

우리 조직은 고속 데이터 전송을 위한 핵심 요소 기술을 개발하며, 메모리 반도체의 High-Speed 동작 성능을 책임지고 있습니다.

AI 시장의 급격한 성장과 함께 메모리 반도체의 고속 I/O 성능에 대한 요구가 지속적으로 증가하고 있으며, 이에 따라 High-Speed 설계 기술의 중요성 또한 더욱 커지고 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

메모리 I/O Interface의 동작 속도와 고속 신호 전송 품질을 개선하기 위해 RX, TX, ZQ, ODT, Equalizer, DCC(Duty cycle corrector) 등의 설계 IP 개발

이런 분과 함께 하고 싶어요

반도체/전자/전기/컴퓨터 공학 등 공학 계열 전문 지식을 보유하고
아래의 역량이 있으며 경력 2년 이상인 분 (박사는 경력 무관)

- 1) 고속 IO Interface용 Receiver, Transmitter, Duty cycle corrector 설계 및 signal integrity 평가
- 2) 고속/저전력 Data serial/deserialization 기술 개발

이런 경험이 있다면 더 환영합니다

- Memory(DRAM/NAND) High-speed IO Interface 관련 설계 경험
- Global Tech 회사들과 협업을 위해 영어에 능통
- S/W 프로그래밍 Skill 보유

NAND설계-Analog

#이천 #Junior & Expert



NAND설계 지원자는 지원서에서 반드시 세부 직무를 선택 해주세요

우리 조직을 소개합니다

우리 조직은 NAND 동작에서 필요한 Analog 관련 회로의 동작 검증 및 신규 IP 개발 업무를 수행합니다.

또한 NAND 내부 및 외부에서 인가되는 Power의 전원 level 및 소모량 관리를 합니다.

선발하고자 하는 직무는 이런 일을 합니다

- Analog IP의 특성을 검증하기 위한 Checklist Simulation 진행과 회로 개선을 위한 Idea 발굴 및 고객의 요구 조건에 맞는 신규 IP 개발
- NAND 내부 전원회로 관리 및 개선안 도출, 외부 인가되는 전원과 내부 전원의 Power Distribution Network 구성 및 검증. NAND에서 소모하는 Power량 산출 및 관리

이런 분과 함께 하고 싶어요

반도체/전자/전기/컴퓨터 공학 등 공학 계열 전문 지식을 보유하고

아래의 역량이 있으며 경력 2년 이상인 분 (박사는 경력 무관)

(1) 반도체 공정/ Device physics / 전자회로 해석 지식

(2) Schematic & Layout Design tool 경험 / SPICE 기반의 Sim. tool 경험

이런 경험이 있다면 더 환영합니다

- NAND 개발 경험 및 관련 Analog 회로 설계 업무 수행 경험
- 각종 반도체 업계에서 Analog IP 설계 경험이나 전원회로 관련 경험

NAND설계-Layout

#이천 #Junior & Expert



NAND설계 지원자는 지원서에서 반드시 세부 직무를 선택 해주세요

우리 조직을 소개합니다

우리 조직은 제품의 특성 및 원가 경쟁력 최적화한 제품을 개발합니다.
PPA (Power/Performance/Area)의 최적화를 위해 회로설계와 공정 개발 부서와 협업하며, 이를 기반으로 IP 개발, 설계 Physical DB 확보하여
Power/Noise/Timing 특성과 Design Rule 검증 과정을 거쳐 최종 완성을 담당합니다.

선발하고자 하는 직무는 이런 일을 합니다

- NAND Chip Architecture 설계 및 Library & Design Rule Setup
- STD Unit, Analog IP, Core IP의 Custom Layout
- Gate Level Synthesis – Auto PnR – STA – SNA
- Fullchip Back-End/Sign-Off 검증 업무 Mask 제작과 관리
- Design Methodology 개발 (Digital Implementation Flow)

이런 분과 함께 하고 싶어요

반도체/전자/전기/컴퓨터 공학 등 공학 계열 전문 지식을 보유 했으며
아래의 역량 및 경험이 있으며, 경력 2년 이상인 분

- 1) Layout Design Rule에 대한 이해 및 Rule Coding
- 2) IP Custom Layout
- 3) Fullchip level Design
- 4) EDA Tool (OPUS/ ICC2/ Innovus/ Calibre/ PrimeTime 등)
- 5) 회로 설계 (PPA)

이런 경험이 있다면 더 환영합니다

- NAND 공정/설계 전반에 대한 지식
- Pcell 설계 또는 Layout 자동화 스크립트 개발 (Skill, tCL, Python 등)
- NAND 외 DRAM, SoC 분야 Layout/Auto PnR

NAND설계-Logic

#이천 #Junior & Expert



NAND설계 지원자는 지원서에서 반드시 세부 직무를 선택 해주세요

우리 조직을 소개합니다

우리 조직은 NAND Flash의 Command Interface(RTL) 및 Cell 구동을 위한 Micro Program Code 설계를 담당하고 있습니다.

내 · 외부 고객과의 긴밀한 협업을 통해 NAND Functional Spec. 을 정의하고, 이를 기반으로 IP 개발하는 것을 주요 미션으로 수행하고 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

- NAND Function의 Feasibility 검토 및 Spec. Level 기획
- PPA (Power Performance Area)의 최적화를 base로
- Command Decoder의 RTL 설계
- Cell Operation 구동 Micro Program Coding
- Logic Block의 CDC/RDC 검증 및 IP 개선
- NAND Verilog Behavior Model 작성

이런 분과 함께 하고 싶어요

반도체/전자/전기 등 공학 계열 전문 지식을 보유한 분

아래의 역량이 2개 이상이고 경력 2년 이상인 분 (박사는 경력 무관)

(1) NAND Spec. 및 NAND Application에 대한 이해

(2) HDL (Hardware Description Language - Verilog 등) 이용한 Logic/Digital RTL 설계

(3) Micro Controller와 이를 구동하는 Micro Program Coding

(4) HDL을 이용한 Behavior Modeling

이런 경험이 있다면 더 환영합니다

- Digital 합성(Synthesis), STA(Static Timing Analysis)
- CDC(Clock Domain Crossing), RDC(Reset Domain Crossing) 분석
- 대외 고객 대응 업무를 위한 영어 능력

Solution 개발



- ① SoC Design
- ② SoC Design Verification
- ③ Digital IP Design
- ④ Analog IP Design
- ⑤ Interface Design_high speed
- ⑥ Logical Implementation



**Beyond Boundaries
Toward Innovation**

SoC Design

#분당 # Junior & Expert



우리 조직을 소개합니다

우리는 NAND Solution 제품에 탑재되는 Controller 설계를 담당합니다. IP 설계부터 SoC 내 통합까지 전 과정을 수행하며, Firmware팀과 긴밀한 협업을 통해 HW-SW 연동을 최적화 합니다. 또한 PPA(Power, Performance, Area)를 고려한 RTL 설계와 Architecture 연구를 통해 고효율, 저전력, 고성능의 Controller를 구현 합니다.

선발하고자 하는 직무는 이런 일을 합니다

다양한 IP 및 Subsystem을 통합하여 SoC 전체 Architecture를 구성하고, Interface 정의 및 High-Level RTL 설계를 수행하는 합니다. 또한 FW, Verification, PD, DFT 등 여러 분야와 긴밀히 협업하여 PPA 최적화 된 SoC Controller를 성공적으로 Tape-out 하는 것을 목표로 합니다.

이런 분과 함께 하고 싶어요

전기전자공학, 반도체 공학 또는 관련 분야의 전문 지식을 보유한 분
SoC Top-level RTL 설계 및 IP integration 경력 3년 이상
AMAB(AXI,AC)기반 인터페이스 설계 경험
ASIC 기반 SoC 설계 및 Tape-out 경험
Clock / Reset / Power domain 분할 및 제어 설계 경험
Synthesis 및 Timing 관련 이해
Front-end/Back-end 팀과의 협업 경험
문제 해결 능력과 팀워크를 중시하는 자세

이런 경험이 있다면 더 환영합니다

Interface/Memory PHY 및 Analog IP 를 포함한 SoC의 Fullchip 설계 리딩 경험
AI 활용 역량 및 영어 역량 보유자 우대

SoC Design Verification

#분당 # Junior & Expert



우리 조직을 소개합니다

우리는 AI, 자율주행, 하이퍼커넥티비티 등 미래 산업을 선도하는 차세대 SoC 를 개발하는 핵심 R&D 조직입니다. 세계 최고 수준의 검증 방법론과 자동화 환경을 바탕으로 성능과 전력 효율이 극대화된 반도체 솔루션을 창출하며, 기술의 한계를 함께 돌파할 열정적인 인재를 기다립니다.

선발하고자 하는 직무는 이런 일을 합니다

SoC 의 기능적 정확성과 신뢰성을 보장하는 핵심 역할을 수행합니다.

- 검증 환경 구축: System Verilog 와 UVM 을 기반으로 재사용 가능한 검증 환경 (Testbench)을 설계 및 구현합니다.
- 테스트 전략 수립: Spec. 분석하여 검증 계획을 세우고, 커버리지 달성을 위한 테스트 시나리오를 개발합니다.
- 시뮬레이션 및 디버깅: 시뮬레이션 통해 버그를 선제적으로 발견하고 설계 팀과 협력하여 문제를 해결합니다.
- 검증 수렴 (Sign-off): 기능 및 코드 커버리지를 분석하여 검증 완료 기준을 충족시키고 최종 승인을 진행합니다.
- 프로세스 고도화: 검증 자동화 스크립트 개발과 새로운 방법론 도입으로 전체 개발 생산성을 향상시킵니다.

이런 분과 함께 하고 싶어요

전기전자공학, 반도체 공학 또는 관련 분야의 전문 지식을 보유한 분
SoC 검증 분야 3년 이상 실무 경력 보유한 자
문제 해결 능력과 팀워크를 중시하는 자세를 보유한 자

이런 경험이 있다면 더 환영합니다

AI 활용 역량 및 영어 역량 보유자 우대

Digital IP Design

#분당 # Expert



우리 조직을 소개합니다

SK 하이닉스의 선행 연구 조직으로, Chiplet, Mobile, SSD 등 다양한 제품에서 요구하는 High Speed Interface IP 의 연구 개발을 선도하고 있습니다.

주요 개발 IP 로는 Chiplet D2D IP, UFS MIPI IP, TSV PHY, NAND PHY 등이 있으며, 다양한 IP 를 Test 위한 Platform 개발도 진행하고 있습니다.

혁신적인 기술 개발을 목표로 하는 우리 조직에 많은 관심과 지원 부탁드립니다

선발하고자 하는 직무는 이런 일을 합니다

High Speed Serdes PHY 의 DSP 회로 설계와 모델링 업무를 맡게 됩니다. MIPI MPHY, PCIe PHY의 Analog/Digital Mixed Signal Processing 회로 설계 경험, RTL Design, Function Verification, Silicon Chip Validation Issue 분석 등 다양한 업무를 포함합니다.

Modeling 된 Analog 회로를 RTL 회로와 함께 Mixed Simulation 을 진행하고 DSP RTL 회로 설계 및 검증이 주요 과제 입니다.

이런 분과 함께 하고 싶어요

반도체/전자/전기/컴퓨터/물리/기계 등 관련 분야의 전문 지식을 보유한 분
아래 2가지 중에 하나 이상의 역량이 있으신 분

- (1) PCIe PHY / MPHY DSP 설계 및 검증 역량
- (2) Chiplet IP (e.g., UCle) 설계 및 검증 역량
- (3) NAND/DRAM 등의 Memory Interface PHY 설계 및 검증 역량

이런 경험이 있다면 더 환영합니다

- (1) Interface/Memory PHY 및 Digital IP 를 포함한 IP 설계 경험
- (2) Chiplet Interface 개발/검증 혹은 3rd Party IP 도입하여 개발 경험
- (3) ARM Core, AMBA Bus 등의 SoC Platform 개발 및 리딩 경험
- (4) Digital 회로 설계 및 Front End Implementation 업무 경험
- (5) AI 활용 역량 및 영어 역량 보유자 우대

Analog IP Design

#분당 # Junior & Expert



우리 조직을 소개합니다

우리 조직에서는 SoC 에 사용되는 다양한 Analog/AMS IP 개발을 진행합니다. 제품 성능을 최적화하기 위한 세계 최고 수준의 아날로그 IP를 개발합니다. Full custom layout engineer는 회로 설계자와 협력하여 최적의 IP를 개발 하며 팀내 다양한 분야의 전문가와 함께 최신 기술을 접하고 공부하며 성장 할 수 있는 기회가 있습니다.

선발하고자 하는 직무는 이런 일을 합니다

차세대 SoC 에 탑재될 핵심 아날로그 IP(PLL, SerDes, ADC/DAC, PMIC 등) 회로 설계부터 실리콘 검증까지 전 과정을 담당합니다.

- 회로 설계 및 시뮬레이션: 요구 사양을 만족하는 아날로그 블록 토폴로지를 정의하고, SPICE 시뮬레이션을 통해 성능과 안정성을 검증합니다.
- 레이아웃 협업: 노이즈 및 기생 성분 최소화를 위한 레이아웃 가이드를 제공하고, Post-layout 검증을 수행합니다.
- 실리콘 검증: 제작된 칩의 전기적 특성을 측정 (Characterization) 하고 문제를 분석하여 설계를 고도화합니다.
- 시스템 모델링: 시스템 수준에서의 아날로그 동작을 모델링하여 디지털 제어 로직과의 연동성을 최적화합니다.

이런 분과 함께 하고 싶어요

전기전자공학, 반도체 공학 또는 관련 분야의 전문 지식을 보유한 분
Analog IP 설계 분야 3년 이상 실무 경력 보유한 자
문제 해결 능력과 팀워크를 중시하는 자세를 보유한 자

이런 경험이 있다면 더 환영합니다

- (1) 5nm 이하의 첨단 공정(FinFET, GAA 등) Analog IP를 설계하고 양산한 경험
- (2) 고속 SerDes 또는 고정밀 ADC/DAC 설계 전문 경험
- (3) AI 활용 역량 및 영어 역량 보유자 우대

Interface Design_high Speed

#분당 # Junior & Expert



우리 조직을 소개합니다

우리 조직은 차세대 고속 Interface IP의 핵심인 MIPI PHY 설계하는 Mixed Signal 설계 전문 조직입니다. 현재 MPHY 6.0양산 개발과 더불어 MPHY 7.0 선행 개발을 동시에 진행하고 있으며 최신 FinFET 공정 기반의 초고속 SERDES Architecture를 직접 정의하고 구현합니다. Architecture 설계 부터 회로 설계, 실리콘 검증까지 전 과정을 한 조직 안에서 수행하며 System, Digital, Analog 엔지니어 간 긴밀하게 협업하는 환경입니다. Mobile Storage 시장 환경에서 요구되는 최고 수준의 전력 효율과 신호 무결성을 달성하는 것을 목표로 합니다.

선발하고자 하는 직무는 이런 일을 합니다

- MPHY 7.0 규격을 만족하는 고속 SERDES 회로 Architecture 설계
- Data 전송 속도 향상에 대응하는 SERDES Channel Architecture 정의하고 Link Budget EQ 전략 수립
- DSP 기반 CDR 구조 설계 및 Jitter BER 성능 최적화
- FinFET 공정 특성을 고려한 Full Custom 회로 설계 및 Layout 방향성 제시
- 전력 관리 Domain(AON/PSW)를 포함한 System 동작을 검증하고 Mixed-Signal Simulation을 통해 규격 준수 여부 확인

이런 분과 함께 하고 싶어요

- SERDES 회로 설계 및 FinFET 공정 회로 설계, DSP 기반 CDR 설계, 고속 Interface 또는 SERDES Architecture를 정의 및 설계 경험과 SERDES 및 Analog 회로에 기본적인 배경 지식을 보유하신 분
- 관련 분야 석사 박사 학위 소지자 또는 동등한 실무 경력 보유 하신 분

이런 경험이 있다면 더 환영합니다

- MIPI MPHY, PCIe, USB 등 표준 고속 인터페이스 규격 기반 개발 경험
- Equalization(CTLE, DFE, FFE) 및 채널 보상 회로 설계 경험
- Jitter, 신호 Signal Integrity 분석 및 측정-Debugging 경험
- 양산 칩 개발 및 실리콘 평가 경험
- Multi Power Domain 및 ULP(저전력) 설계 경험

Logical Implementation

#분당 # Expert



우리 조직을 소개합니다

우리 팀은 AI SoC 및 SSD와 UFS Chip 등 SoC를 ASIC flow 기반으로 한 full chip Design과 Implementation, Sign-off 담당 하는 조직 입니다. 또한 High Speed 및 다양한 Digital IP와 Analog IP 등을 SoC에 통합하고, Physical design과 함께 DFT, IR, Bump를 설계하고 검증하는 업무를 수행합니다 .

선발하고자 하는 직무는 이런 일을 합니다

ASIC flow을 기반으로 Top Implementation 및 각 Block에 대한 Timing sign-off, Tape-out과 관련된 전반적인 Front-End 및 P&R, Physical Verification 등 Back-End 핵심 업무를 수행하고 있습니다. 또한, DFT SCAN 및 MBIST logic 설계와 검증을 수행 하고 SoC on-chip Signal/Power Integrity 검증 및 on-chip Modeling을 통해 On-chip SI/PI 업무를 수행하여 최적화된 SoC 를 설계하는 업무를 수행 합니다.

이런 분과 함께 하고 싶어요

반도체/전자/전기 등 공학 계열 전공자로서 4년 이상의 Physical Digital Implementation 업무 경험자

- 1) TSMC 공정 및 Flow 사용 및 Physical Digital Implementation 개발 경험
- 2) DFT SCAN 및 BIST 설계 구현 및 ATPG 및 Simulation 경험자
- 3) On-chip SI/PI 개발 및 Time/Frequency영역의 SI/PI 개발 경험자
- 4) IR analysis 및 개발 경험자

이런 경험이 있다면 더 환영합니다

- 1) SoC Chip Top 및 Block에 대한 FE/BE 관련 Implementation 및 Timing sign-off 수행 경험
- 2) DFT (BIST/SCAN)에 대한 이해 및 implementation flow 경험 (DFT Insertion 및 verification)
- 3) 2.5D/3DIC Package SI/PI에 대한 이해 및 SI/PI signoff 경험, IR analysis 관련 Rehawk/Voltus 기반 analysis 및 Chip Power Model 경험
- 4) AI를 활용한 Implementation flow 구축 및 Methodology 개발/개선 경험